當資料傳輸速率突破數十Gbps 傳統的平行匯流排 (parallel bus) 架構逐漸面臨物理極限——時脈偏移 (skew)、串擾 (crosstalk)、功耗與封裝空間都成為瓶頸。SerDes（串列解串列）架構崛起，成為高速通訊的主流解法，一步步取代傳統DDR的地位。互連協定 CXL (Compute Express Link) 以 PCIe 為基礎，全面採用 SerDes 架構，允許 CPU、GPU、記憶體間彈性共享記憶體與快取，成為資料中心標準。 #芯片设计 #SerDes #通讯 #电子 #科技 #读書 #筆記 #ee #半导体